엔비디아향 High k, Low k 공급망

 

## 1. High-k(고유전율) 소재는 누가 공급하는가?

반도체 미세화로 인해 전자가 새어나가는 '누설전류'를 막아주는 **High-k 프리커서(전구체)** 시장은 기술 장벽이 매우 높아 소수의 글로벌 및 국내 기업이 과점하고 있습니다.

특히 엔비디아의 AI 가속기에 탑재되는 TSMC 제조 칩(로직)과 SK하이닉스·삼성전자의 **HBM(고대역폭메모리)** 공정에는 다음과 같은 기업들이 핵심 High-k 소재를 공급합니다.

### 🇰🇷 국내 핵심 기업

* **레이크머티리얼즈:** 국내에서 유일하게 TMA(트리메틸알루미늄) 원천기술을 보유하고 있으며, High-k 전구체 원료를 국산화하여 삼성전자 및 SK하이닉스 공급망의 핵심 축을 담당합니다.
* **디엔에프 (솔브레인 인수):** D램 캐패시터 및 high-k 박막 형성에 필요한 전구체를 삼성전자에 주력으로 공급합니다.
* **메카로:** D램 하이케이블용 전구체 기술력을 바탕으로 시장 점유율을 확보하고 있습니다.
* **한솔케미칼:** 국산화된 차세대 High-k 전구체 라인업을 확장하며 주요 IDM(종합반도체기업)에 공급 중입니다.

### 🌐 글로벌 메이저 기업

* **아데카 (Adeka - 일본):** 전 세계 High-k 전구체 시장, 특히 D램용 하프늄(Hf)계 전구체 분야에서 압도적인 1위 점유율을 가진 기업입니다. 국내 메이저 메모리사에도 대량 공급합니다.
* **에어리퀴드 (Air Liquide - 프랑스) / 머크 (Merck - 독일):** 글로벌 소재 거인들로, TSMC의 초미세 파운드리 공정(로직 칩)에 들어가는 High-k 가스 및 전구체의 글로벌 메인 공급사입니다.

---

## 2. Low-k vs High-k 역할 및 적용처 비교

두 소재는 반도체 내부에서 완전히 반대되는 성질로 각각의 목적을 수행하며 AI 성능을 극대화합니다.

| 구분 | **Low-k (저유전율)** | **High-k (고유전율)** |

| **주요 목적** | 신호 전달 속도 향상, 간섭(Crosstalk) 차단 | 누설 전류 방지, 전하 저장 용량 확대 |
| **적용 부위** | 메탈 배선 사이(ILD), **HBM 기판/패키징(Substrate)** | 트랜지스터 게이트 절연막(HKMG), D램 캐패시터 |
| **파미셀의 역할** | AI 서버용 메인보드 고부가 CCL(동박적층판)의 **Low-k 에폭시 변성 수지 원료** 공급 | - |

---

## 3. 엔비디아 AI 가속기 중심 소재 공급망 구조도

엔비디아 칩(HBM 및 칩렛 패키징)을 기준으로 파미셀(Low-k)과 **High-k 플레이어들**이 어떻게 밸류체인에 얽혀 있는지 정리한 구조입니다.

```
[원소재/전구체 공급사]
 Low-k 원료: 파미셀 ──> [국내외 CCL 제조사 (두산전자 등)] ──> [패키지 기판 (유니마이크론 등)] 

 

 High-k 전구체: 아데카, 레이크머티리얼즈, 디엔에프 ──> [웨이퍼 제조 (TSMC, SK하이닉스, 삼성)] ──┴─> [최종 조환/패키징] ──> 【 엔비디아 (GB300 등) 】


### 💡 구조도 세부 분석 (Value Chain)

1. **Low-k 공급망 (파미셀 라인):**
* **단계 1:** **파미셀**이 유전율을 낮춘 차세대 에폭시 수지 원료를 생산합니다.
* **단계 2:** 이를 **두산 전자BG** 같은 동박적층판(CCL) 제조사가 받아 AI 고성능 기판용 부품을 만듭니다.
* **단계 3:** 유니마이크론, 이비덴 같은 글로벌 서브스트레이트(기판) 업체나 국내 기판사를 거쳐 엔비디아의 AI 가속기 보드(수백 개의 신호선이 지나가 신호 간섭 최소화가 필수인 곳)에 최종 탑재됩니다.


2. **High-k 공급망 (반도체 칩 내부):**
* **단계 1:** **레이크머티리얼즈, 아데카, 솔브레인(디엔에프)** 등이 하프늄(Hf)이나 알루미늄(Al) 계열의 High-k 전구체를 공급합니다.
* **단계 2:** **TSMC**(엔비디아 연산 칩 제조) 및 **SK하이닉스/삼성전자**(HBM 제조)의 최첨단 노광/증착 공정에서 미세 회로의 누설 전류를 막는 절연막으로 증착됩니다.


3. **최종 조립:**
* TSMC의 첨단 패키징(CoWoS) 공정 단계에서 High-k 공정을 거친 연산 칩+HBM과 파미셀의 Low-k 소재가 적용된 고성능 기판이 결합하여 하나의 **엔비디아 AI 시스템**으로 완성됩니다.